生成AIをロボットや自動車で動かす：2nm世代エッジAI半導体の開発プロジェクトを東京大学で紹介

2026年11月11日、東京大学の本郷キャンパスで開かれたRISC-V Day Tokyo 2026 Autumnで、日本が進める2nm世代のエッジAI半導体開発プロジェクトが紹介された。講演したのは、産業技術総合研究所の大内真一氏だ。テーマは、生成AIの推論処理をクラウドではなく、ロボットや自動車、産業機器といった現場の機器そのもので動かすための半導体技術である。NEDOの委託事業として技術研究組合最先端半導体技術センターが推進するこのプロジェクトは、2nm世代の先端プロセスとAI推論に特化した回路設計を組み合わせることで、高性能と低消費電力の両立を目指している。

生成AIといえば、これまではデータセンターの巨大なサーバーで動かすものという印象が強かった。しかし、ロボットが周囲の状況を判断したり、自動車が運転を支援したりする場面では、クラウドにデータを送って答えを待つだけでは足りないことも多い。現場の機器の中でAIを動かす、いわゆるエッジAIの重要性が高まっている。今回の講演は、そうしたエッジAIを実現するための半導体技術が、日本でどこまで進んでいるのかを知る機会になった。

11月11日、東京大学で何が紹介されたのか

講演は11月11日の15時45分から16時15分まで、東京大学本郷キャンパスの伊藤国際学術研究センターで行われた。RISC-V Day Tokyo 2026 Autumnというイベントの中で、大内氏が「プロジェクト紹介：2nm世代半導体技術によるエッジAIアクセラレータの開発」と題して話した。大内氏は産総研と東京大学のAIチップデザインオープンイノベーションラボラトリで、AIチップの設計環境チームのラボチーム長を務めている。

講演で紹介されたのは、NEDOの「ポスト5G情報通信システム基盤強化研究開発事業」の一環として、最先端半導体技術センターが進めている研究開発だ。2024年2月にNEDOから実施者として採択されたことが発表されており、2年以上にわたって進められてきた取り組みである。今回の講演では、その背景と研究開発の内容が、一般の参加者にも分かる形で説明された。

RISC-V協会はこの秋、半導体設計に関する話題を続けて発信してきた。10月8日には128人による半導体回路設計の取り組みを発表し、10月29日には生成AIを活用した独自のRISC-V CPU開発を発表した。さらにTenstorrentのCPU IPや、異なるメーカーのチップレットを組み合わせるOpen Chiplet Atlasも紹介してきた。今回の発表は、そうした設計技術を2nm世代の先端プロセスと組み合わせ、生成AIをエッジ機器で動かす実用的な半導体システムへとつなげる流れの中に位置づけられる。

なぜエッジAIに2nm世代の半導体が必要なのか

生成AIの推論処理には、大量の演算とメモリへのアクセスが必要になる。データセンターでは、多数の高性能プロセッサを並べ、大きな電力と冷却設備を使って処理できる。しかし、ロボットや自動車、産業機器には厳しい制約がある。搭載できる半導体の数、消費電力、発熱、設置できる空間のいずれにも限りがある。限られた電力の中で必要な推論性能を出すことが、エッジAIの最大の課題だ。

先端半導体プロセスは、トランジスタを高密度に集積し、電力効率を改善する技術である。2nm世代のプロセスを使えば、同じ面積により多くの回路を詰め込み、1回の演算あたりの消費電力を抑えることができる。ただし、プロセスを微細化するだけではAI処理の効率は決まらない。アクセラレータの演算器の構成、メモリの階層構造、データの転送方式、CPUとの役割分担、ソフトウェアまでを総合的に最適化する必要がある。プロジェクトでは、2nm世代の半導体技術とAI推論向けの専用回路アーキテクチャを協調して開発することで、この課題に取り組んでいる。

開発は4つの柱で進む

プロジェクトの研究開発は、大きく4つの項目で構成されている。まず1つ目は、業界標準に対応したAIアクセラレータ向けの統合アーキテクチャの開発だ。CPUとAIアクセラレータの連携を含め、生成AIなどの推論処理を効率よく実行するシステム構成を検討し、ハードウェアとソフトウェアを一体的に設計することを目指す。

2つ目は、2nm技術によるアクセラレータチップそのものの開発である。生成AIを含むエッジ推論処理に特化したチップを作り、高い演算性能と低消費電力の両立を狙う。3つ目は、2nm技術を用いてエッジAIに最適化されたCPUチップの開発だ。CPU技術にはRISC-Vのエコシステムを活用し、AIアクセラレータとの連携を考慮した半導体システムの実現を目指す。

4つ目は、業界標準のAIフレームワークを利用できるソフトウェア開発基盤の構築である。AIモデルをアクセラレータ上で実行するには、演算処理をハードウェアに対応付けるコンパイラや、各種演算を実行するライブラリ、動作検証に使うシミュレータなどが必要になる。開発者が専用ハードウェアの詳細をすべて理解しなくてもアクセラレータを利用できる環境を作ることが目標だ。

この4つの柱が示しているのは、チップ単体ではなくシステム全体で考えるという姿勢である。AIシステムでは、アクセラレータが行列演算などの処理を担当する一方、CPUはシステムの制御やデータ処理、入出力の管理、ソフトウェアの実行を担う。そのため、アクセラレータの性能だけでなく、CPUとの連携やメモリシステム、ソフトウェアの実行環境がシステム全体の性能に影響する。RISC-VのCPU技術とAIアクセラレータを組み合わせることが、このプロジェクトの特徴の一つだ。

産総研、東京大学、Rapidus、Tenstorrentの国際連携

このプロジェクトは、最先端半導体技術センターを中心とした国内外の連携によって進められている。公表されている構想では、産業技術総合研究所と東京大学がAIアクセラレータや設計技術を担い、Rapidusが2nm世代の半導体製造技術を担当し、米国のTenstorrentがRISC-VのCPU技術などで関わる。

Rapidusは北海道で2nm世代半導体の量産に向けた取り組みを進めており、報道によると2027年度後半の量産開始を目指している。経済産業省の公開資料では、Rapidusの半導体製造技術を活用し、エッジ用途に最適化された生成AI向け半導体の試作と実証を目指す方針が説明されている。また、TenstorrentがRapidusのPDKと呼ばれる設計基盤を使って2nm世代のCPUを設計し、製造する計画も示されている。PDKは、半導体製造プロセスに対応した設計ルールやデバイスモデルなどをまとめたもので、先端半導体の開発では製造プロセスの特性を考慮しながら回路設計を進める必要がある。

こうした連携は、日本の半導体産業が直面してきた課題とも関係している。最先端プロセスの製造技術と、CPUやAIアクセラレータの設計技術を別々に進めるのではなく、最初から結びつけて開発する。製造と設計の密接な連携が、このプロジェクトの狙いの一つだといえる。

ロボットや自動車での利用を想定

想定される応用分野は、産業用ロボットや自動車、生活支援ロボットなどの機器である。これらの機器では、センサーやカメラから取得した情報をもとに、認識や判断、制御を行う。生成AIや高度なAI推論技術をエッジ機器で利用できれば、クラウドとの通信に依存する処理を減らし、現場でAI処理を実現する選択肢が広がる。

たとえば、工場のロボットが部品の状態をその場で判断したり、自動車が周囲の状況を理解して運転を支援したりする場面では、通信の遅延や切断がそのまま安全性の問題につながる。現場の機器の中でAIが動けば、そうしたリスクを減らせる可能性がある。一方で、実際の製品に搭載するためには、演算性能だけでなく、消費電力や発熱、応答時間、信頼性などの要求を満たす必要がある。2nm世代の先端半導体技術と専用AIアーキテクチャの組み合わせは、こうした要求に対応するための研究開発の方向性の一つだ。

RISC-V Day Tokyoとはどんなイベントか

RISC-V Day Tokyoは、RISC-V協会が主催する日本国内のイベントで、RISC-Vの技術や活用事例を紹介する場である。2026年の秋の開催は11月11日、東京大学本郷キャンパスの伊藤国際学術研究センターが会場となった。プログラムには、大内氏の講演のほか、生成AIを活用したRISC-V CPUの論理設計や検証に関する講座も含まれていた。

RISC-Vは、誰でも自由に使えるオープンな命令セットアーキテクチャとして、世界中で採用が広がっている。特定の企業がライセンスを握る方式と異なり、設計者が自分たちの用途に合わせてCPUを設計できる点が大きな特徴だ。日本でも、東京大学を中心に実チップの設計や製造に挑戦する取り組みが進められており、学生や社会人が参加できる形で設計の裾野を広げる活動が行われている。

今回のイベントで2nm世代のエッジAIプロジェクトが紹介されたことは、RISC-Vの活用が教育や研究の段階から、実際の半導体システムの開発へと広がっていることを示している。オープンなCPU技術と最先端の製造プロセスを組み合わせることで、大企業だけでなく大学や研究機関、スタートアップも先端半導体の開発に参加できる可能性が広がる。参加者にとっては、設計技術と製造技術がどう結びつくのかを具体的に知る機会になったはずだ。

日本の半導体戦略における位置づけ

このプロジェクトは、日本の半導体戦略の中でも、設計と製造を結びつける取り組みとして注目される。Rapidusへの追加出資や量産計画が報じられる中で、作る側の技術だけでなく、作った半導体を何に使うのか、どんなシステムとして動かすのかという設計側の取り組みも同時に進んでいることが分かる。

RISC-Vはオープンな命令セットアーキテクチャであり、特定の企業に依存しないCPU設計が可能になる点が特徴だ。日本がRISC-Vのエコシステムを活用してエッジAI向けの半導体システムを開発することは、技術的な自立性を高める動きとも読める。今回の講演は研究開発の紹介であり、製品の発表ではない。それでも、2nm世代のプロセス、RISC-VのCPU、AIアクセラレータ、ソフトウェア基盤を一つのシステムとして組み上げる方向性が示されたことは、日本の半導体とAIの取り組みを理解するうえで意味のある一歩だ。

今後の注目点は、試作や実証の段階がどう進むかである。チップの試作がいつ行われ、どの程度の性能と消費電力が確認されるのか。ロボットや自動車といった実際の応用分野での実証がいつ始まるのか。研究開発のプロジェクトである以上、成果が出るまでには時間がかかる。それでも、11月11日の講演で示された方向性は、日本のエッジAI半導体がどこを目指しているのかを具体的に示すものだった。

エッジAIが広がると私たちの生活はどう変わるか

エッジAIが実用化されれば、私たちの生活にも少しずつ変化が及ぶ。たとえば、家庭用のロボットが家族の声や動きをその場で理解し、クラウドにデータを送らずに手伝いができるようになる。自動車では、周囲の状況を車の中で判断できるため、通信が途切れる場所でも運転支援が続けられる。工場では、機械の異常をその場で検知し、止まる前に知らせることができる。

プライバシーの面でも、エッジAIには利点がある。写真や音声などのデータをクラウドに送らず、機器の中で処理できれば、個人情報が外部に出る機会を減らせる。もちろん、機器の中にデータを残すこと自体にも注意は必要だが、処理する場所を選べるようになることは、利用者にとって選択肢が増えることにつながる。

ただし、こうした変化がすぐに訪れるわけではない。半導体の開発には時間がかかり、試作から実証、製品化までにはいくつもの段階がある。今回の講演で示されたのは、あくまで研究開発の方向性だ。それでも、ロボットや自動車、産業機器の現場でAIを動かすための技術が、大学や研究機関、企業の連携で進められていることは、私たちの生活の変化を先取りする動きとして注目に値する。今後、試作チップの性能や実証の結果が公表されるたびに、エッジAIがどれだけ現実に近づいているのかが見えてくるはずだ。

Frequently Asked Questions

2nm世代エッジAIアクセラレータとは何ですか

2nm世代の先端半導体プロセスを使い、ロボットや自動車、産業機器などの現場の機器で生成AIの推論処理を実行するための専用チップを開発する取り組みです。NEDOの委託事業として最先端半導体技術センターが推進し、産業技術総合研究所や東京大学、Rapidus、Tenstorrentが連携しています。

なぜクラウドではなくエッジ機器でAIを動かすのですか

ロボットや自動車では、クラウドとの通信に頼ると遅延や通信切断の影響を受けます。現場の機器の中でAI処理ができれば、通信に依存する処理を減らし、応答時間や信頼性の面で有利になります。ただし、エッジ機器には消費電力や発熱、設置空間の制約があるため、高性能と低消費電力を両立する半導体技術が必要です。

このプロジェクトの成果はいつ製品になりますか

今回紹介されたのは研究開発プロジェクトであり、製品の発表ではありません。Rapidusは報道によると2027年度後半の2nm量産開始を目指していますが、エッジAI向け半導体が実際の製品に搭載される時期は公表されていません。試作や実証の進み具合が今後の注目点です。